- 相關推薦
珠海炬力筆試題（部分、答案僅供參考）
在平時的學習、工作中，我們都要用到試題，借助試題可以為主辦方提供考生某方面的知識或技能狀況的信息。你所見過的試題是什么樣的呢？以下是小編收集整理的珠海炬力筆試題（部分、答案僅供參考），歡迎大家借鑒與參考，希望對大家有所幫助。
珠海炬力筆試題
1． 降低NMOS的開啟電壓VT的方法，哪種無效？ C
A. 減少襯底的P型摻雜濃度
B. 減少氧化層厚度
C. 增加源漏極的N型摻雜濃度
D. 減少溝道長度
2． IO PAD 的設計，一般不常考慮的因素 D
A. ESD特性
B. 驅動能力
C. 施密特觸發器
D. 襯偏效應
3． 邏輯電路低功耗設計中，無效的方法 C
A. 采用慢速設計
B. 減少信號翻轉
C. 減少IC面積
D. 采用較慢速的時鐘。
1． 寫出序列探測器“11000”的RTL代碼。
module(data_in,reset,clk,find);
input data_in,reset,clk;
output data_out;
parameter S0=0,S1=1,S2=2,S3=3,S4=4;
reg[2:0] state;
wire[2:0]next_state;
assign find=0;
always @(state)
case(state)
S0: begin
find=0;
if(data_in)
next_state=S1;
else
next_state=S0;
end
S1: begin
find=0;
if(data_in)
next_state=S2;
else
next_state=S0;
end
S2: begin
find=0;
if(!data_in)
next_state=S3;
else
next_state=S0;
end
S3: begin
find=0;
if(!data_in)
next_state=S4;
else
next_state=S0;
end
S4: begin
if(!data_in)
find=1;
else
find=0;
next_state=S0;
endcase
always@(posedge clk or negedge reset)
if(!reset)
begin
state<=S0;
end
else
stata<=next_state;
一、選擇題
1.降低NMOS的開啟電壓VT的方法，哪種無效?
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
2.IO PAD 的設計，一般不常考慮的因素
A.ESD特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
3.邏輯電路低功耗設計中，無效的方法
A.采用慢速設計
B.減少信號翻轉
C.減少IC面積
D.采用較慢速的時鐘。
二、問答題
1.寫出序列探測器“11000”的RTL代碼。
2.分析一個CMOS電路的邏輯功能(同或門)。
3.分析一個CMOS電路的邏輯功能(三態門)。
4.畫出全加器的CMOS電路，說明延時的估算方法。
5.A,B為兩個時鐘，頻率差最小為1/8。如果A的頻率高，C="0";否則C="1";編程實現。
6.編程實現FIR濾波器，系數為C0,C1,C2,C3,C2,C1,C0。輸入了DI，輸出了DO。系數和DI均為8比特。
7.一個圓盤，一半黑，一半白。有兩個探測器，用1表示白，0表示黑。設計一個電路，可以探測出圓盤是順時針轉動還是逆時針轉動
【珠海炬力筆試題部分、答案僅供參考】相關文章：
中級電工證考試試題(筆試部分)包含答案08-10
迅雷2011.10.21筆試題08-10
中興2015筆試題08-02
oracle筆試題及答案08-16
去哪兒網 應聘部分筆試題08-09
中行筆試數字推理部分答案08-09
2017華為筆試題及答案08-07
人事專員筆試題及答案08-16
經典java筆試題及答案分享08-10
文員面試試題及答案08-10